文:韩莉坤 / 来源:电子学院 / 2019-02-12 / 点击量:5722

  近期,电子科学与工程学院李强教授团队(低功耗集成电路与系统研究所)多名博士和硕士研究生以第一作者身份,在集成电路领域的国际期刊和会议上发表多篇高水平学术论文。

微信图片_20190130155216.jpg

  在集成电路领域旗舰期刊IEEE Journal of Solid-State Circuits (JSSC)上,2012级直博生吕立山在2018年11月和2019年1月连续发表了两篇正式论文,题目分别为“A 0.4-V Gm–C Proportional Integrator-Based Continuous-Time ΔΣ Modulator With 50-kHz BW and 74.4-dB SNDR”(基于Gm-C比例积分器50kHz带宽74.4dB SNDR的连续时间ΔΣ调制器)、“Inverter-Based Subthreshold Ampli?er Techniques and Their Application in 0.3-V ΔΣ Modulators”(基于反相器的亚阈值区运放设计技术及其在0.3V ΔΣ调制器中的应用)。在两篇论文中,吕立山均为第一作者,黄大仙精准六肖均为第一作者单位和通讯作者单位。

  在集成电路领域旗舰期刊IEEE Journal of Solid-State Circuits (JSSC)2019年1月刊出的VLSI-2018专刊上,2012级直博生丁召明发表了题为“A 0.5–1.1-V Adaptive Bypassing SAR ADC Utilizing the Oscillation-Cycle Information of a VCO-Based Comparator”(基于VCO比较器振荡周期信息的0.5-1.1 V自适应旁路SAR ADC)的邀请论文。丁召明为第一作者,黄大仙精准六肖为第一作者单位和通讯作者单位。

  同时,在2018年集成电路顶尖会议、超大规模集成电路设计会议(Symposium on VLSI Circuits)上,2012级直博生丁召明和2015级硕士生陈海文同学各自发表了一篇论文,题目分别为“A 0.5–1.1-V Adaptive Bypassing SAR ADC Utilizing Oscillation-Cycle Information of VCO-Based Comparator”(基于VCO比较器振荡周期信息的0.5-1.1 V自适应旁路SAR ADC)、“A >3GHz ERBW 1.1-GS/s 8-bit two-step SAR ADC with recursive-weight DAC”(基于递归权重的8比特1.1G采样率、>3GHz有效分辨率带宽的两步式ADC)。在两篇论文中,丁召明和陈海文分别为第一作者,黄大仙精准六肖均为第一作者单位和通讯作者单位。两篇论文在同一分会场连续宣读,团队论文数为该次会议奈奎斯特ADC方向的五分之二,在同行中产生反响。同时,丁召明的论文受邀扩展为长文,在集成电路领域旗舰期刊JSSC专刊发表。

  在2018年集成电路领域旗舰会议、有“芯片奥林匹克”之称的国际固态电路会议ISSCC上,2015级硕士生马晓飞以第一作者身份发表了题为“A 0.4V 430nA quiescent current NMOS digital LDO with NAND-based analog-assisted loop in 28nm CMOS”(基于NAND模拟辅助环路的28纳米0.4V 430nA数字LDO)的正式论文。该项工作与澳门大学路延教授合作完成,马晓飞同学为第一作者。同时,2015级直博生张三锋在学生科研前瞻SRP分会中,宣读了关于高共模抑制比的生物医疗芯片设计,两位同学同时获得了ISSCCSTGA奖。

  据悉,在2019年集成电路领域旗舰会议、有“芯片奥林匹克”之称的国际固态电路会议ISSCC上,2017级直博生司鑫将宣读题为“A Twin-8T SRAM Computation-In-Memory Macro for Multiple-Bit CNN-Based Machine Learning”(用于多比特卷积型神经网络的双8T SRAM存内计算单元)的正式论文。该项工作与新竹清华大学张孟凡教授合作完成,司鑫同学为第一作者。同时,司鑫同学还以第三作者身份在2018年ISSCC上发表了一篇正式论文。

  以上研究受到团队牵头的国家自然科学基金重点项目“近阈值集成电路基础理论与关键技术”、自然基金国际合作项目、企业横向合作项目的支持。吕立山的2篇论文展示了超低压模拟设计的进展,包括超低压运放、跨导等设计技术,探索了不同类型ΔΣ低压设计的比较差异和设计极限,提出了一种从传统电路结构演进的运放设计技术,所设计的基于反相器运放增加了超低压下运放使用的灵活性,并在0.3V和0.4V的近阈值和亚阈值低压下实现了多个高精度的ΔΣ调制器。品质因数在同类型的设计中具有很强的竞争力,在超低压模拟电路设计领域具有参考价值。丁召明的论文首次提出了采用VCO震荡周期信息的时域ADC设计技术。该技术与旁路窗技术结合,实现了0.5V-1.1V宽电压域下的低功耗ADC,并在不需任何片外校正的条件下大大提高了时域ADC的鲁棒性。陈海文的论文是国内在ISSCC、JSSC、VLSI这一级别的顶级期刊和会议上首次发表的高速ADC设计。司鑫同学的发表的人工智能芯片是非冯(诺伊曼)计算机体系架构下当前性能因数最好、处理速度最快的SRAM存算一体单元,同时也是首个基于多比特深度神经网络架构的此类设计。

  吕立山、丁召明是我校英才实验学院2008级毕业生和2012级直博研究生,主要研究超低压和低功耗模拟设计,尤其是ADC设计技术。除了以上两篇论文以外,吕立山还在2016年ISSCC-SRP宣读了超低压连续型ΔΣ设计,并获得ISSCCSTGA奖。两位博士于2018年底毕业,在国内外一流同行专家担任答辩委员的情况下,均取得了全优的答辩成绩。司鑫除该篇论文以外,在一年半的博士研究期间内,已在集成电路领域旗舰会议ISSCC以及EDA领域旗舰会议DAC上发表了4篇正式论文。

  李强团队在集成电路设计方向包括李强教授、周雄副教授及30多名研究生,主要研究模拟与混合信号集成电路设计,尤其是模数转换器ADC、生物医疗信号采集与传感器前端等。先后实现我校首篇ISSCC(SRP 2012,第一作者周雄)、CICC(2012,第一作者周雄)、ESSCIRC(2014、第一作者乔志亮)、VLSI等高水平论文。2015年获批我校在集成电路设计领域牵头的首个国家自然科学基金重点项目;2016年获批成立低功耗集成电路与系统校级研究所,2018年获批建立低功耗微电子与微系统创新引智基地(111计划)等。


  相关链接:

  1. 吕立山JSSC (201901):https://ieeexplore.ieee.org/document/8610131

  2. 吕立山JSSC (201811): https://ieeexplore.ieee.org/document/8482314

  3. 丁召明JSSC (201901): https://ieeexplore.ieee.org/document/8598727

  4. 丁召明VLSI-2018: https://ieeexplore.ieee.org/document/8502440

  5. 陈海文VLSI-2018: https://ieeexplore.ieee.org/document/8502370


编辑:杨棋凌  / 审核:罗莎  / 发布者:陈伟